Le ST-106 est un decodeur/derandomizer temps réel pour le test et l'évaluation de Forward Error Correction (FEC). Le ST-106 peut etre utilisé avec le demodulateur/tuner large bande ST-105 afin de créer un recepteur satellite très souple permettant des analyses de performances et de monitoring de signaux.

Le ST-106 peut être configuré afin de décoder tous les standards FEC telque Viterbi Decoding, Sequential Decoding et Reed-Solomon Decoding.

L'architecture flexible du ST-106 permet à l'utilisateur de sélectionner la methode de décodage FEC et de configurer facilement la carte afin de décoder des systèmes FEC concatennés .

Avantages

• Data Rates 2400 symbols/sec to 2.1 Msymbols/sec
• Soft or Hard Decision Input Data
• Viterbi Decoding of K=6 and K=7 Convolutional Codes. (K=9 Decoding Optional)
• Programmable Additive and Feedthru Derandomization
• Programmable Frame Synchronization
• Reed-Solomon and Sequential Decoding Options Available.
• Windows(TM)Graphical User Interface
• VHDL Based Developer's Kit Available
• RS-422 or TTL Data Interfaces
• Cascadable
• IBM AT Compatible Card

Specifications ST-106
Input:

• Data Rate: BPSK : 2.4 kbits/sec to 2.1 Mbits/sec
• Resolution: 3-bit Soft Decision
• Level: TTL and RS-422
• Connector Type: SMA (TTL), DB15 (RS-422)
• Impedance: 50 ohm (TTL), 100 ohm (RS-422)
• Viterbi Decoding (K=6):
• Data Rates: Up to 256 kBaud/sec
• Code Rates: 1/3 & 1/2
• Polynomials (octal)
• Viterbi Decoding (K=7):
• Data Rates: Up to 2.1 Msymbols/sec
• Code Rates: 1/3, 1/2, 3/4, 7/8
• Polynomials (octal)
• Derandomization:
• Types: Additive and Feedthru
• Taps: Programmable

Output:

• Signals: Decoded Data & Clock
• Level: TTL & RS-422
• Connector Type: SMA (TTL), IDC & DB15 (RS-422) (Data storage direct to disk also available.)

Options available with ST-106 daughter card:

• Viterbi K=9 Decoding
• Sequential Decoding
• Reed-Solomon Decoding
• E1 2.048 Mbps Interface with HDB3 Line Encoding
• Higher Density FPGAs.